Wien (TU). - In herkömmlichen "Embedded-Systems" (Eingebettetes Rechnersystemen in Flugzeugen, Autos, Haushaltselektronik usw.) diktiert ein einzelner Taktgeber (Oszillator) die Zeitpunkte der Verarbeitung und dadurch die Bearbeitungsgeschwindigkeit der Daten. Fällt der Taktgeber aus, zieht dies üblicherweise ein Versagen der gesamten Elektronik nach sich. "Der im Rahmen des FIT-IT Projektes 'DARTS' (Distributed Algorithms for Robust Tick Synchronization) entwickelte, patentierte Ansatz basiert darauf, jede einzelne Funktionseinheit eines Mikrochips ihren eigenen Takt generieren zu lassen, wobei dies in verteilter aber koordinierter Weise erfolgt.

Die Wirkung einer Störung etwa durch ein Alpha-Teilchen (Strahlung) bleibt folglich lokal beschränkt", erläutert Andreas Steininger, Professor am Institut für Technische Informatik der TU Wien. Bei der Taktgenerierung einigen sich die beteiligten lokalen Taktgeneratoren, ähnlich wie bei der Synchronisation lokaler Uhren, auf einen gemeinsamen Takt. Diese Koordination wird mit Hilfe von verteilten fehlertoleranten Algorithmen realisiert, die sich in fehlertoleranten Computer-Netzwerken schon seit Jahrzehnten bewährt haben.

Die Herausforderung bestand allerdings darin, die ursprünglich softwarebasierten verteilten Algorithmen hinsichtlich der massiven Parallelität und der verfügbaren Ressourcen in Mikrochips (Hardware) zu adaptieren. Dies gelang Steininger und seinen MitarbeiterInnen mit dem Entwurf von selbsttaktenden (asynchronen) Schaltungen. "Normalerweise können elektronische Schaltungen durch Alphastrahlung lahm gelegt werden. Diese Strahlung, die gehäuft im Weltraum auftritt, ändert die Ladungsverhältnisse auf einem Siliziumchip. Wenn so ein Teilchen auftrifft, generiert es mitunter zusätzliche Ladungsträger und plötzlich fließen Ströme, wo keine sein sollten. Damit dies nicht zu Fehlfunktionen führt, benötigt man fehlertolerante Schaltungen", so Steininger.

Die Taktfrequenz, mit der aktuelle Computersysteme arbeiten, bewegt sich zwischen zwei und vier Gigahertz, in Weltraumanwendungen jedoch meist weniger als 100MHz. Mit dem im Projekt gebauten Prototyp ist man in der Lage zwei bis drei Fehler (d.h. den Ausfall von zwei bis drei lokalen Taktgebern) gleichzeitig tolerieren zu können. Mit den in Kürze produzierten Chips planen die ForscherInnen eine Reihe von Experimenten, die vor allem der Ermittlung der tatsächlich erreichbaren Taktraten und der Robustheit dienen sollen. Steininger und seine KollegInnen erhoffen sich, mit diesem Prototyp einige 100 Megahertz an Taktrate zu erzielen.
Das österreichische Unternehmen "Austrian Aerospace", Partner der TU in dem vom BMVIT geförderten FIT-IT Projekt DARTS, ist besonders interessiert an einem fehlertoleranten Taktnetzwerk für Weltraum-Anwendungen.

Link: <link http: ti.tuwien.ac.at darts>

ti.tuwien.ac.at/darts/, öffnet eine externe URL in einem neuen Fenster

Fotodownload: <link>

www.tuwien.ac.at/index.php, öffnet eine externe URL in einem neuen Fenster

Rückfragehinweis:
Ao.Univ.Prof. Dipl.-Ing. Dr. Andreas Steininger  
Technische Universität Wien
Institut für Technische Informatik    
Treitlstraße 1-3, 1040 Wien
T+43/1/58801 - 18251, -58251
F +43/1/58801 - 18297
E <link>andreas.steininger@tuwien.ac.at

Aussender:
Mag. Daniela Ausserhuber
TU Wien - PR und Kommunikation
Karlsplatz 13/E011, A-1040 Wien
T +43-1-58801-41027
F +43-1-58801-41093
E <link>daniela.ausserhuber@tuwien.ac.at
<link http: www.tuwien.ac.at pr>

www.tuwien.ac.at/pr, öffnet eine externe URL in einem neuen Fenster