Unter mehreren hochempfindlichen Empfängern wurde ein Slow-Slope-Reset-Schema entwickelt, das die Ladungsinjektion für hochempfindliche Integrate-and-Dump-Direktdetektionsempfänger reduziert. Der monolithische Empfänger OEIC verwendete ein Source-Follower-Frontend und eine PIN-Fotodiode mit niedriger Kapazität, um eine hohe Empfindlichkeit bei höheren Datenraten (250 Mbit/s) als bisherige hochempfindliche PIN-Empfänger zu erreichen.

Sowohl das Slow-Slope- als auch das klassische Rechteck-Reset-Schema wurden mit dem gleichen Frontend auf dem gleichen Wafer in 180 nm Hochspannungs-CMOS hergestellt. Die gemessenen transienten Spannungen stimmten mit der Theorie überein und deuten auf eine wirksame Minderung der Ladungsinjektion durch das Slow-Slope-Reset-Schema hin. Unter Verwendung von korrelierter Doppelabtastung (CDS) erreichte unser verbesserter Empfänger eine Empfindlichkeit von -47,0 dBm bei 250 Mbit/s mit 50 % Return-to-Zero (RZ) bei Off-Key-Modulation (OOK) und -53,5 dBm bei 100 Mbit/s mit 80 % RZ-OOK-Modulation, jeweils für eine Referenz-Bitfehlerrate (BER) von 0,002 und eine Wellenlänge von 642 nm. Die Differenz zum Schrotrauschen-Quantengrenzwert bei 250 Mbit/s (100 Mbit/s) beträgt 19,7 dB (17,2 dB), was in etwa den im Projekt SPOR untersuchten 4-SPAD-Empfängern entspricht. Darüber hinaus zeigen wir, dass eine geringe Ladungsinjektion eine Einzelabtastung ermöglicht, wobei die Empfindlichkeit um etwa 1 dB schlechter ist als bei CDS. 

© Simon Laube, TU Wien

Slow-Scope Receiver

Mikrofotografie eines slow-slope receivers

Mikrofotografie eines slow-slope receivers

Mit einem integrierten APD auf Basis der PIN-Fotodioden-CMOS-Technologie konnte die Lücke zur Quantengrenze auf 14,1 dB bei 100 Mbit/s verbessert werden.